ESTRUCTURA Y TECNOLOGÍA DE COMPUTADORES(2)

Contenido
 
 
 
Prólogo
 
    1.1 Componentes de un computador
   1.2 Función de un computador
          1.2.1 Ciclos de búsqueda y ejecución
          1.2.2 Ejemplo: Ejecución de una instrucción
          1.2.3 Diagrama de flujo del ciclo de instrucción
          1.2.4 El ciclo de interrupción
          1.2.5 Función de E/S
    1.3 Estructuras de interconexión
    1.4 Interconexión mediante bus
          1.4.1 Diagramas de temporización
          1.4.2 Estructura de bus
          1.4.3 Estructura jerárquica de buses
          1.4.4 Elementos de diseño del bus
          1.4.5 Consideraciones prácticas en la conexión mediante bus
          1.4.6 Ejemplos de estructura de bus: El Unibus
    1.5 Conclusiones
    1.6 Problemas
 
2 Unidad de memoria
    2.1 Definiciones y conceptos básicos
          2.1.1 Localicación
          2.1.2 Capacidad
          2.1.3 Unidad de transferencia
          2.1.4 Método de acceso
          2.1.5 Tipos físicos
          2.1.6 Características físicas
          2.1.7 Velocidad
          2.1.8 Organización
          2.1.9 Resumen de características y propiedades de la memoria
    2.2 Jerarquía de memorias
          2.2.1 Ejemplo: Sistema con dos niveles de memoria
    2.3 Memorias de semiconductor
          2.3.1 Características generales de un CIM
          2.3.2 Ejemplo: Cálculo del número de ciclos de reloj en los accesos a memoria
          2.3.3 Estructura de la celda básica de memoria
          2.3.4 Organización interna
          2.3.5 Diseño de bloques de memoria
          2.3.6 Conexión de la unidad de memoria al bus del sistema
          2.3.7 Estructura y direccionamiento de la unidad de memoria
    2.4 Memorias caché
          2.4.1 Rendimiento de una memoria caché
          2.4.2 Capacidad de la memoria caché
          2.4.3 Organización de la memoria caché
          2.4.4 Algoritmos de reemplazamiento
          2.4.5 Estrategia de escritura
          2.4.6 Tamaño bloque
          2.4.7 Número de cachés
    2.5 Memorias asociativas
          2.5.1 Ejemplo: Concepto de memoria asociativa
          2.5.2 Estructura de una memoria asociativa
          2.5.3 Determinación de la función lógica del registro de máscara
          2.5.4 Operación de lectura
          2.5.5 Operación de escritura
          2.5.6 Ejemplo: Diseño de una memoria asociativa
    2.6 Memorias compartidas
          2.6.1 Asignación de la menor prioridad al elemento servido
          2.6.2 Rotación de prioridades
    2.7 Memorias tipo pila
          2.7.1 Aplicaciones de las memorias tipo pila
    2.8 Discos magnéticos
          2.8.1 Estructura física
          2.8.2 Ejemplo: Tiempo de acceso a un archivo de acceso secuencial y aleatorio
          2.8.3 Controlador del disco
          2.8.4 Planificación del disco
    2.9 Conclusiones
    2.10 Problemas
 
3 Unidad de entrada-salida
    3.1 Dispositivos externos
    3.2 Controlador de E/S
          3.2.1 Funciones del controlador de E/S
          3.2.2 Estructura del controlado de E/S
          3.2.3 Estructura del sistema de  E/S
    3.3 E/S controlada por programa
          3.3.1 Órdenes de E/S
          3.3.2 Instrucciones de E/S
          3.3.3 Ejemplo: Transferencia de E/S controlada por programa en el 68000
    3.4 E/S por interrupciones
          3.4.1 Clasificación de las interrupciones
          3.4.2 Origen de las interrupciones
          3.4.3 Número de líneas de interrupción
          3.4.4 Control de la CPU sobre la interrupción
          3.4.5 Identificación de la fuente de la interrupción y gestión de su prioridad
          3.4.6 Niveles de interrupción
          3.4.7 Controlador de interrupciones
          3.4.8 Ejemplos de controladores de interrupciones
          3.4.9 Estructura de interrupciones del 68000
    3.5 Acceso directo a memoria (DMA)
          3.5.1 Controlador de DMA
          3.5.2 Transferencia de datos mediante DMA
          3.5.3 Configuración del DMA
    3.6 Procesador de E/S (PE/S)
          3.6.1 Características de los PE/S
          3.6.2 Clasificación de los PE/S
    3.7 Conclusiones
    3.8 Conclusiones
 
4 Unidad aritmético-lógica
    4.1 Sumadores binarios
          4.1.1 Semisumador binario (SSB)
          4.1.2 Sumador binario completo (SBC)
          4.1.3 Sumador binario serie
          4.1.4 Sumador binario paralelo con propagación del arrastre
          4.1.5 Sumador-restador binario paralelo con propagación del arrastre
    4.2 Sumadores de alta velocidad
          4.2.1 Características de los arrastres
          4.2.2 Sumadores con anticipación del arrastre
          4.2.3 Sumadores de suma condicional
          4.2.4 Sumadores con selección del arrastre
          4.2.5 Sumadores con detección de la finalización del arrastre
          4.2.6 Sumadores que minimizan el número de arrastres
          4.2.7 Sumadores con arrastre almacenado
    4.3 Sumadores en código BCD
          4.3.1 Organización de los sumadores en código BCD
          4.3.2 Restador en código BCD
    4.4 Multiplicadores binarios
          4.4.1 Multiplicación de "lápiz y papel" de números sin signo
          4.4.2 Mejoras en el algoritmo de "lápiz y papel"
          4.4.3 Multiplicación en complemento a 2: Algoritmo de Booth
          4.4.4 Ejemplo: Algoritmo de Booth
    4.5 Multiplicadores de alta velocidad
          4.5.1 Suma rápida de los productos parciales
          4.5.2 Algoritmo de Booth modificado
    4.6 Divisores binarios
          4.6.1 Ejemplo: División de dos números enteros binarios sin signo
          4.6.2 División por el método de restauración
          4.6.3 Ejemplo: Algoritmo de restauración
          4.6.4 División por el método de no restauración
          4.6.5 Ejemplo: Algoritmo de no restauración
    4.7 Estructura de la unidad aritmético-lógica (ALU)
          4.7.1 ALU’s integradas
    4.8 Aritmética en coma flotante
          4.8.1 La representación de números en coma flotante
          4.8.2 La normalización de números en coma flotante
          4.8.3 Exponentes polarizados
          4.8.4 Posibles sistemas en coma flotante
          4.8.5 El formato IEEE de representación de números en coma flotante
          4.8.6 Ejemplo: Representación en el formato IEEE
          4.8.7 Operaciones aritméticas en coma flotante
          4.8.8 Algoritmo de suma y resta en coma flotante
          4.8.9 Redondeo y truncamiento
          4.8.10 Algoritmo de multiplicación y división en coma flotante
          4.8.11 Estructura básica de una unidad aritmética en coma flotante
    4.9 Operaciones de desplazamiento
          4.9.1 Clasificación de las operaciones de desplazamiento
          4.9.2 Ejemplo: Diseño de un registro de desplazamiento de 4 bits
          4.9.3 Estructura de los registros de desplazamiento
    4.10 Operaciones de comparación
          4.10.1 Utilizando un circuito combinacional
          4.10.2 Utilizando un circuito secuencial
          4.10.3 Utilizando un sumador
    4.11 Conclusiones
    4.12 Problemas
 
5 Diseño de transferencia entre registros
    5.1 Niveles de diseño de un sistema digital: diseño jerárquico
    5.2 Nivel de transferencia entre registros
          5.2.1 Representación
          5.2.2 Expandibilidad de los componentes
    5.3 Estructura de un sistema digital
          5.3.1 Componentes de un sistema digital
          5.3.2 Puntos de control
          5.3.3 Modelo de Glushkov
    5.4 Diagramas de máquinas de estados algorítmicas (ASM)
    5.5 Ejemplo de diseño: multiplicador binario
          5.5.1 Multiplicador binario
          5.5.2 Unidad de procesamiento o ruta de datos del multiplicador
          5.5.3 Diagrama ASM del multiplicador
          5.5.4 Unidad de control con lógica cableada
          5.5.5 Unidad de control diseñada con elementos de memoria tipo D
          5.5.6 Unidad de control diseñada con un registro de secuencia y un decodificador
          5.5.7 Unidad de control diseñada con un elemento de memoria por estado
          5.5.8 Unidad de control diseñada utilizando un registro de estado y una memoria ROM
          5.5.9 Unidad de control diseñada utlizando un contador y un decodificador
          5.5.10 Unidad de control diseñada utilizando un registro de estado y un PLA
          5.5.11 Resumen del procedimiento de diseño a nivel de registro
    5.6 Conclusiones
    5.7 Problemas
 
6 Diseño del procesador
    6.1 Repertorio de instrcciones
          6.1.1 Procesadores de tres direcciones
          6.1.2 Procesadores de dos direcciones
          6.1.3 Procesadores de una dirección (procesadores con acumulador)
          6.1.4 Procesadores de cero direcciones (procesadores con pila)
          6.1.5 Procesadores sin ALU
          6.1.6 Análisis de las diferentes arquitecturas de procesadores
          6.1.7 Procesadores con banco de registros
          6.1.8 Arquitectura de carga/almacenamiento: Procesadores RISC
    6.2 Modos de direccionamiento
    6.3 Ciclo de ejecución de una instrucción
          6.3.1 Fase de búsqueda de la instrucción
          6.3.2 Fase de decodificación de la instrucción
          6.3.3 Fase de búsqueda de los operandos
          6.3.4 Fase de ejecución de la instrucción
          6.3.5 Transferencia a un subprograma
          6.3.6 Ciclo de interrupción
    6.4 Fases en el diseño del procesador
    6.5 Diseño de un procesador elemental
          6.5.1 Especificación del procesador SIMPLE1
          6.5.2 Repertorio de instrucciones
          6.5.3 Diagrama de flujo del repertorio de instrucciones
          6.5.4 Asignación de recursos a la unidad de procesamiento o ruta de datos
          6.5.5 Obtención del diagrama ASM del procesador
          6.5.6 Diseño de la unidad de control
          6.5.7 Diseño de la unidad de procesamiento o ruta de datos
    6.6 Conclusiones
    6.7 Problemas
 
7 Microprogramación
    7.1 Modelo original de Wilkes
    7.2 Estructura de una unidad de control microprogramada
          7.2.1 Conceptos básicos
          7.2.2 Elementos de una unidad de control microprogramada
          7.2.3 Secuenciamiento de las microinstrucciones
          7.2.4 Organización de la memoria de control
          7.2.5 Ejecución de las microinstrucciones
    7.3 Representación de los microprogramas
          7.3.1 Ejemplo: Desarrollo de un sencillo microprograma
    7.4 Ejemplo de diseño microproprogramado: multiplicador binario
    7.5 Unidad de control microprogramada de un computador
          7.5.1 Estructura de SIMPLE2
          7.5.2 Formato de la microinstrucción de uc(ñu)P
          7.5.3 Fases en la ejecución de una microinstrucción
          7.5.4 Inicialización de SIMPLE2
          7.5.5 Búsqueda y decodificación de las instrucciones máquina
          7.5.6 Ejemplo: Microprogramación de un repertorio de instrucciones máquina de SIMPLE2
    7.6 Conclusiones
    7.7 Problemas
 
    A.1 Puertas de palabras
    A.2 Codificadores
          A.2.1 Codificadores con prioridad
    A.3 Decodificadores
    A.4 Multiplexores
    A.5 Demultiplexores
    A.6 Dispositivos lógicos programables
          A.6.1 Arrays lógicos programables (PLA)
          A.6.2 Ejemplo: Síntesis de funciones lógicas con una PLA
          A.6.3 Arrays lógicos programables (PAL)
          A.6.4 Ejemplo: Síntesis de funciones lógicas con un PAL
 
    B.1 Concepto de máquina secuencial
    B.2 Sistemas síncronos y asíncronos
          B.2.1 Estructura canónica de una máquina secuencial
          B.2.2 Diagrama de estados y tabla de estados
          B.2.3 Minimización del número de estados
          B.2.4 Codificación binaria y el problema de la asignación de estados
    B.3 Elemento de memoria
    B.4 Tipos de elementos de memoria
          B.4.1 Elemento de memoria RS
          B.4.2 Elemento de memoria JK
          B.4.3 Elemento de memoria D
          B.4.4 Elemento de memoria T
    B.5 Elemento de memoria maestro-esclavo
    B.6 Análisis de circuitos secuenciales
          B.6.1 Circuito secuencial realizado en forma canónica
          B.6.2 Ejemplo 1: Análisis de un circuito secuencial síncrono
          B.6.3 Circuito secuencial realizado con elementos de memoria
          B.6.4 Ejemplo 2: Análisis de un circuito secuencial síncrono
    B.7 Síntesis de circuitos secuenciales
          B.7.1 Modelar las especificaciones
          B.7.2 Minimizar el número de estados
          B.7.3 Codificar en binario las entradas, salidas y estado
          B.7.4 Ecuaciones de entrada a los elementos de memoria
          B.7.5 Ejemplo 1: Detector de secuencia mediante un modelo de Huffman-Mealy
          B.7.6 Ejemplo 2: Detector de secuencia mediante un modelo de Moore
          B.7.7 Ejemplo 3: Complementador a 2
          B.7.8 Ejemplo 4: Contador binario módulo-8
          B.7.9 Ejemplo 5: Contador de código arbitrario con dos secuencias
          B.7.10 Diagramas de estado que utilizan expresiones lógicas para expresar las transiciones
          B.7.11 Ejemplo 6: Generador de pulso con anchura de pulso variable
          B.7.12 Tabla de estados con expresiones de transición
    B.8 Síntesis de circuitos secuenciales con PLA’s o PAL’s
          B.8.1 Dispositivos lógicos programables con registros
          B.8.2 Ejemplo: Diseño de un contador con un PAL
          B.8.3 Macroceldas
 
Bibliografía
 
Índice
         

Responder

Introduce tus datos o haz clic en un icono para iniciar sesión:

Logo de WordPress.com

Estás comentando usando tu cuenta de WordPress.com. Cerrar sesión /  Cambiar )

Google photo

Estás comentando usando tu cuenta de Google. Cerrar sesión /  Cambiar )

Imagen de Twitter

Estás comentando usando tu cuenta de Twitter. Cerrar sesión /  Cambiar )

Foto de Facebook

Estás comentando usando tu cuenta de Facebook. Cerrar sesión /  Cambiar )

Conectando a %s